_{修士論文} 高強度荷電粒子ビーム飛跡解析用の シリコンストリップ検出器の開発



京都大学大学院理学研究科 原子核・ハドロン物理学研究室 浅野秀光

平成22年2月1日

J-PARC K1.8 ビームラインでは高強度、高純度の荷電 *K*、π 中間子ビームが得られることを活かして、ストレンジネス核物理実験を中心に様々な実験を予定している。

本論文では、高強度の荷電粒子ビームの飛跡解析のために開発したシリコンストリップ 検出器 (SSD) について報告する。現在 K1.8 ビームラインでは飛跡検出器としてワイヤー チェンバーが用いられているが、ワイヤー間隔を 1mm 以下にできないという制限から使 えるビーム強度は 200KHz/mm 程度に制限されている。将来的に全体で 10⁷Hz 程度の高 強度の荷電中間子ビームを利用するには、既存のチェンバーに代わる新たな飛跡検出器の 開発が必要である。

我々が開発した SSD は、センサーとその読み出しチップを一枚の基板に搭載したハイ ブリッド基板になっている。チェンバーよりも 10 倍以上の計数率下で使用することが可 能なように、センサーのストリップ間隔は 80µm のものを選んだ。また、波形解析を行う ことにより時間分解能が 5nsec 以下になることを目標としている。他にも放射線耐性、有 効検出面積等のビームラインの要件を満たすよう設計されている。

2009年に本検出器の試作品を製作し、12月に東北大学電子光理学研究センターで電 子ビームを照射して性能試験を行った。この実験ではSSDのS/N比、時間分解能、検出 効率の基本性能を調べ、さらにそれらのビーム強度依存性を測定した。この試験結果を基 に本検出器が一般にシリコン検出器として要請されるS/N比10以上という数値を達成し ていることを確認し、ノイズと最小電離損失粒子(MIP)によるシグナルを十分に分離で きる性能を持つことが分かった。また、時間分解能は約3nsecあることを確認し、高強度 ビームの飛跡検出器として十分な性能を持つことを確かめることができた。

概 要

目 次

第1章	序章	1
1.1	ストレンジネス核物理学	1
1.2	K1.8 ビームライン	1
1.3	開発動機....................................	2
第2章	シリコンストリップ検出器について	4
2.1	シリコン検出器の基礎	4
	2.1.1 動作原理	4
	2.1.2 雷荷の収集 	5
	2.1.3 雑音 (ノイズ)	6
	2.1.4 前置回路の基礎	6
2.2		8
	2.2.1 高計数率下での動作	8
	2.2.2 位置分解能	9
	2.2.3 有効面積	10
第3章	試作機の設計、製作	11
3.1	仕様	11
3.2	センサー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	12
3.3	電流-電圧特性..................................	16
3.4	読み出しチップ	16
3.5	DAQ システム	18
3.6	タイミング	19
3.7	データ構造	19
3.8	発熱の具合	22
箪4音	雷子光理学研究センターでの性能試験	24
4 1	電子がパピングでの住宅にして	24
4.2		24
4.3	关款」 ····································	20
1.0	/1911 〒占補正	20
	4.3.1 マホーー <i>4.3.2 ノイブ</i> 補正	20
	433 波形解析	3/
	4.3.4 ビット判定	34
	435 ビームプロファイル	35
		00

	4.3.6	\mathbf{S}	SD	Ø	シン	ック	゛ル	レ	-	۲	及	び	sa	m	ıp.	le	st	ri	р1	本	5≚	í <i>t</i> i	- 1)0	D言	† <u></u>	友	率	見	積	IJ).		38
	4.3.7	\mathbf{S}	/N	ŧŁ						•			•			•					•	•				•		•						39
	4.3.8	民	間	分的	解創	L) L)				•					•	•	•												•		•			41
	4.3.9	杉	出	効	率.			•	•	•			•	•	•	•		•			•	•				•		•	•		•			43
	4.3.10	民	間	分	解創	もの	レ	—	\vdash	依	存	生	•	•	•	•		•			•	•				•		•	•		•			45
	4.3.11	柯	出	効	率の	ンレ	_	۲	依	存	性		•	•	•	•	•	• •			•	•	•			•	•	•	•		•			45
	4.3.12	ו	パイ	ル	アッ	ップ	· .	•	•	•			•	•	•	•		•			•	•				•		•	•		•			45
4.4	考察 .		•			•		•	•	•		•	•	•	•	•	•			•	•	•	•		•	•	•	•	•	•	•			50
第5章	まとめ)																															ļ	51
付録A	各種パ	ミラ	ኦ	- /	- פ	設	定	フ	ר ד	1)	V																						ļ	52

図目次

 ビームプロファイル@F.F.予想 シリコン検出器動作原理 シリコンストリップ検出器増幅・整形回路 前置回路のインパルス応答 ghost track 	3 5 7
2.1 シリコン検出器動作原理 2.2 シリコンストリップ検出器増幅・整形回路 2.3 前置回路のインパルス応答 2.4 ghost track	5 7
2.1 シリコンストリップ検出器増幅・整形回路 2.2 シリコンストリップ検出器増幅・整形回路 2.3 前置回路のインパルス応答 2.4 ghost track	7
2.2 クリコンストリック検出語増幅 2.3 前置回路のインパルス応答 2.4 ghost track	1
2.4 ghost track	7
2.4 ghost track	9
	U
3.1 SSD 試作機	11
3.2 ATLAS センサー 内部構造	12
3.3 ATLAS センサー、表面のレイアウト (参考文献 [8] より)	14
3.4 ATLAS センサー 読み出しパッド周辺部	15
3.5 バイアスリング	15
3.6 二台 SSD の I-V 曲線	16
3.7 APV25-s1 内部構造	17
3.8 シェイパーの出力信号	18
3.9 読み出しシステムの仕組み	19
3.10 APV25-s1 データ構造	20
3.11 宇宙線のイベントのデータ	21
3.12 発熱の study	22
3.13 サーモグラフィの映像	22
3.14 サーモグラフィの映像 (裏面)	23
4.1 電子光理学研究センター、GeV-γ ビームライン	24
4.2 セットアップ概念図	25
4.3 回路図 (MPPC をトリガーにしている時)	26
4.4 MPPC1のみでトリガーをかけた場合のヒット分布(セミオンライン解析).	27
4.5 MPPC2 のみでトリガーをかけた場合のヒット分布 (セミオンライン解析).	27
4.6 両方の MPPC のコインシデンスでトリガーをかけたときのヒット分布 (セ	
、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、	28
4.7 ペデスタル分布 (補正前) ビームテスト開始前のデータ	30
4.8 ペデスタル分布 (零点補正後) ビームテスト開始前のデータ	30
4.9 ノイズと error bit の波高の相関 1	31
	32
4.10 ノ1 人と error bit の波局の相関2	

4.12	ノイズ補正前と補正後のペデスタル......................	33
4.13	ペデスタル分布 (零点補正、ノイズ補正後)	33
4.14	二次関数近似による最高点の導出	34
4.15	クラスターサイズ...............................	35
4.16	電子・陽電子ビームプロファイル	37
4.17	ADC 分布	40
4.18	TDC+ t_{peak} vsTDC 分布	41
4.19	ヒットタイミングの分布	42
4.20	S/N 比のストリップ一本あたりの計数率依存性...........	43
4.21	S/N 比の SSD 全体の計数率存性	44
4.22	MPV のストリップ一本あたりの計数率依存性	44
4.23	ノイズレベルのストリップ一本あたりの計数率依存性	45
4.24	時間分解能のストリップ一本あたりの計数率依存性	46
4.25	時間分解能の SSD 全体の計数率依存性	46
4.26	検出効率のストリップ一本あたりの計数率依存性	47
4.27	検出効率の SSD 全体の計数率依存性	48
4.28	1 ストリップのペデスタル分布 (シングルレート $10^5 Hz$ 時)	48
4.29	1 ストリップのペデスタル分布 (シングルレート 10^8 Hz 時)	49

表目次

2.1	シリコンの特性	5
3.1	ATLAS センサーの仕様	12
3.2	APV25-s1 の仕様	17
4.1	解析に使ったランの状況	29
4.2	SSD#1(Y 方向) 各解析結果	38
4.3	SSD#2(X 方向) 各解析結果	38
4.4	SSD の基本性能 $1($ 低計数率時の $\mathrm{S/N})$ 。解析番号 1 のデータより算出 \ldots	39
4.5	SSD の基本性能 $2($ 低計数率時の時間分解能、解析番号 1 のデータ $)$	41
4.6	SSD の基本性能 $3($ 低計数率時の検出効率、解析番号 1 の結果 $)$	43

第1章 序章

1.1 ストレンジネス核物理学

通常の原子核には長い研究の歴史があり、その構造や励起モードなどについて詳しく調 べられてきている。しかし、これを微視的に記述するために必要とされる核力については、 現象論的にしか分かっていない部分が多く、特に、短距離部分について未解明のままであ る。核子と核子間の距離が近づいて両者が重なってしまうような短距離では、核子を構成 しているクォークとグルーオンの自由度が重要となり、これを記述するQCD(量子色力学) による理解が必要とされる。しかし、QCDの非摂動領域(核力のような低エネルギー現 象)については理論的な取り扱いが困難であり、原子核・ハドロン物理学の中心課題の一 つとなっている。ストレンジネス核物理学は、通常の原子核と、価クォークとしてのスト レンジクォークを含む粒子(ハイペロン)との間に働く力を調べ、それによりアップ、ダウ ンにストレンジというクォークの"香り"を加えて拡張した強い相互作用の理解を目指し ている。すなわちQCDをベースにして、バリオン・バリオン間の相互作用を統一的に理 解するような現代的な核力の描像を構築していくことが、ストレンジネス核物理学の大き な目標となっている。

1.2 K1.8 ビームライン

Japan Proton Accelarator Research Complex (J-PARC) は茨城県東海村に建設された 世界最高強度を目指した陽子加速器施設で、原子核、高エネルギー物理、物質研究のため の多様な二次粒子ビームラインが用意され、様々な物理研究が行われようとしている。約 450 m の線形加速器リニアックで陽子を 180MeV まで加速し、3 GeV シンクロトロンへ 入射、加速ののち、全長 1500 m 超のシンクロトロンへ入射、30 GeV まで加速されて原 子核実験施設であるハドロン実験施設 (ハドロンホール)へ送られる。ハドロン実験施設 では 30GeV のエネルギーを持った一次陽子ビームを金属標的に照射して、二次粒子とし て高強度の π^{\pm} 、K[±] 等を生成する。K1.8 ビームラインはハドロン実験施設に図 1.1 のよう に設置された中間エネルギー領域の π^{\pm} 、K[±] ビームを供給するビームラインである。

このビームラインでは、 K^- の純度を上げて、 K^-/π^- の比が1を超える純度を達成する ために二段の静電質量分離装置が配備されるという特徴を持ち、世界最高強度の K 中間子 ビームを利用可能とする。これにより、世界で初めて本格的な S=-2 の系での実験が可能 になる。その高強度性によって、今まで出来なかったような稀な事象の統計を溜められる こととなり、これまで研究の中心であった Λ ハイパー核 (ストレンジネス S = -1)から、 三 ハイパー核、ダブル Λ ハイパー核など S = -2のバリオン多体系まで研究可能となる。 現在 S = -2 セクターの実験として Ξ^- 原子からの X 線分光実験 (E03), Ξ ハイパー核分光 実験 (E05), 原子核乾板を使ったダブルハイパー核探索実験 (E07) が予定されている。また S = -1の実験としては、(π^- , K⁺) 反応による中性子過剰 Λ ハイパー核の研究 (E10)、(π^- , K⁻) 反応によるペンタクォーク探索実験 (E19) 等が予定されている。ビームの運動量は (K⁻, K⁺) 反応による Ξ⁻ 粒子の生成断面積が最大となる 1.8GeV/c になるように設計されている。K⁻ ビームの強度は 1.4 × 10⁶/4sec spill (flat top: 1.2 sec) で、K⁻/ π^- 比は 6 以上が期待されている。

K1.8 実験エリア内には図(1.1)のように、実験標的と磁気スペクトロメーター、及びその 周りに多くの検出器群が配置される。



図 1.1: K1.8 ビームライン。D4 と Q10~13 がビームラインスペクトロメーター、その下 流の F.F. が実験ターゲット位置になる。

K1.8 ビームラインは二次粒子生成標的から実験標的までのビーム光学系が点-点収束と なるように設計されている。実験標的上でのビームのプロファイルは図 1.2 に示されるように、水平方向に RMS で ±2cm、垂直方向に ±0.3cm の拡がりを持ち、水平方向に拡が りが大きいという特徴がある。

1.3 開発動機

現在の K1.8 ビームラインの飛跡検出器にはワイヤーチェンバーが使用されているが、 そのワイヤー間隔は 1mm が限界であり、ワイヤー1本当たりの計数率は 200kHz が限界 である。



図 1.2: K1.8 ビームライン@F.F のビームプロファイル予想

現状では実験標的より約70cm上流にアノードワイヤー間隔3mmのドリフトチェンバーを配置し、最終四重極電磁石 (Q13)を出て実験標的に収束するビームの飛跡を測定している。この位置ではビームが広がっているため、標的付近で 1.4×10^{6} Hz以下のビームではワイヤー当たりの計数率は200kHzを越えない設計になっている。 将来、さらに高統計の実験を行うべく 10^{7} Hz程度のビームを実験標的で使おうとすることになると今の飛跡検出器系を使用することには限界がある。そこで更に信号線間隔が小さくセグメントされてあり、高計数率下で使用可能なシリコンストリップ検出器 (SSD)を開発することとした。本検出器は将来的に標的(F.F.)直前に設置する予定である。

第2章 シリコンストリップ検出器について

シリコン検出器は常温で動作し、かつコンパクトに設計できるという利点を生かして広 く使われている半導体検出器である。この章ではシリコン検出器の基本原理について述べ、 本検出器の設計思想について述べる。

2.1 シリコン検出器の基礎

2.1.1 動作原理

シリコンは規則性を持った結晶を作り、その電子のエネルギー準位はバンド構造になる。 シリコンの場合、禁止帯の幅が1.1eV@300Kと小さいので容易に電子が伝導帯に移ること ができる。純粋なシリコン中では電子が励起された後には正孔が残され、伝導帯中の電子 の数と価電子帯中の正孔の数と正確に等しくなるはずである。しかし何の不純物が全く無 いシリコン結晶を作ることは難しく、実際には不純物によってその電気的特性が決められ る。半導体中の電荷の移動を担う電子、正孔をキャリアと呼ぶ。4価のシリコン中に5価 の不純物を混ぜるとシリコンと共有結合を形成した際に、一つ価電子が余る。この価電子 は不純物に非常にゆるく束縛されるだけで、容易に伝導帯に移ることができる。よってこ の場合キャリアはほとんど電子が担う。これをn型半導体と呼ぶ。逆に4価のシリコン中 に3価の不純物を混ぜるとキャリアはほとんど正孔が担う。これをp型半導体と呼ぶ。混 ぜられた不純物濃度が特に高いものを、それぞれ n+型、p+型という。n型半導体とp型 半導体を金属接合 (pn 接合) すると、接合部分で n 型半導体の電子は p 型半導体へ移動し、 電子-正孔対の再結合が起こる。結合前の半導体はそれぞれ中性だったので、残されたイオ ンによる電場勾配が接合部に生じる。これを空乏層といい、キャリアが存在しない。接合 部にかかる接触電位は約1Vである。ここで図2.1のように、n型半導体にp+型電極を接 合させたものを考える。この空乏層に逆バイアス (n型半導体から正の電圧をかける) をか けると空乏層を広げることができる。空乏層の厚さ d は、以下の式に従う。

$$d \simeq \sqrt{2\epsilon\rho\mu_e V} \tag{2.1}$$

 ϵ :誘電率、 ρ :抵抗率、 μ_e :電子の易動度、V:バイアス電圧

通常有感領域を広くするために、空乏層は最大限広げて扱う。空乏層が上限に達した状態 を全空乏化といい、そのときの電圧を全空乏化電圧と呼ぶ。ここに荷電粒子が通ると、落 としたエネルギーに比例して多くのキャリアが生成され、これが電場に沿って移動し両電 極で収集される。この信号を読み出すのがシリコン検出器である。シリコンの場合一対の 電子-正孔対を作るのに必要なエネルギーは 3.62eV(@300K) であり、厚さ 300µm のシリ コンの場合、最小電離損失粒子 (MIP) に対しておよそ 22000 個の電子-正孔対が生成され



図 2.1: シリコン検出器動作原理

る。理想的には、粒子がシリコンに当たってないときには電流は流れないが、実際には熱 運動によって絶えず空乏層の中で電子・正孔対が生成され微小な電流となって流れる。こ れをバルク暗電流と言う。

シリコンストリップ検出器の場合、電極を短冊状にし、それぞれの電極から信号を読み出 すことで位置情報を得ている。シリコン結晶の物理的特性を表 2.1 にまとめる。

原子番号	14
密度	2.33 g/cm^2
比誘電率	12
電子易動度 (300K)	$1350~{\rm cm^2/(V \cdot s)}$
正孔易動度 (300K)	$480~{\rm cm^2/(V \cdot s)}$
電子-正孔対当りのエネルギー (300K)	3.62 eV
電子-正孔対当りのエネルギー (77K)	3.76 eV
放射線長	9.36 cm

表 2.1: シリコンの特性

2.1.2 電荷の収集

ここではシリコンを通過する荷電粒子は垂直に入射すると仮定する([5])。シリコンを通 過した荷電粒子によって生成された電子-正孔対の移動速度は、電場の強さ *E* の下で、以 下の経験的な式で表すことができる。

$$v_e = \frac{\mu_e E}{\sqrt{1 + (\mu_e E/v_{e,sat})^2}}$$
$$v_h = \frac{\mu_h E}{1 + (\mu_h E/v_{h,sat})}$$

2.1.3 雑音(ノイズ)

シリコン検出器の雑音 (ノイズ) を評価する上で指標となるのが S/N 比である。一般に シリコンストリップ検出器の S/N 比は以下のように定義される。

$$S/N = {MIP に対する信号の大きさ \over J イズの標準偏差 × $\sqrt{ クラスタ - C含まれるストリップ数}$ (2.2)$$

クラスターとは、1 つの MIP に対して鳴ったストリップの集団のことである。ストリップ 間で電荷を分割する場合には、クラスターに含まれるストリップの本数は2以上になる。 MIP が、薄いシリコン検出器に落とすエネルギーはランダウ分布を仮定し、MIP の信号 の大きさはランダウ関数でフィットしたときの MPV(most probable value) で定義する。 一般に S/N>10 であることが望ましいとされる。S/N 比が 10 を下回るとノイズ分布と MIP が落とすエネルギー分布に重なりが生じ、一部 MIP による信号を排除してしまうよ うな、しきい値を設けなくてはならないからである。よって S/N が 10 を下回ると実効的 な検出効率は落ちる。

2.1.4 前置回路の基礎

シリコンストリップ検出器からの信号はとても小さくノイズに紛れやすいので、可能な 限り早めに前置増幅回路で信号を増幅する必要がある。

チャンネルの数が多いシリコンストリップ検出器の読み出しには、典型的には図 2.2 のような信号の増幅、整形回路が入った集積回路 (IC) を使う。図中の抵抗と静電容量がみな等しい場合、時定数を T_p とすると、 $T_p = RC$ と簡単に書ける。

このときの回路の伝達関数は

$$\frac{V_{out}(s)}{I_{in}(s)} = \frac{AT_p}{(1+sT_p)^2}$$

 $I_{in}(s): 入力信号のラプラス変換、<math>V_{out}(s):$ 出力信号のラプラス変換、A: プリアンプによって決まる定数と表され、ディラックのデルタ関数型の入力 ($Q_c \times \delta(t)$)を仮定した場合 (インパルス応答)、出力信号は

$$v_{out}(t) = AQ_c \frac{t}{T_p} e^{-\frac{t}{T_p}}$$

で表される。信号の形は図 2.3 のようになる。このとき T_p は信号の立ち上がりから最大 値に達するまでの時間に対応し、ピーキングタイム (peaking time) と呼ばれる。図 2.3 を



図 2.2: 最も広く使われているシリコンストリップ検出器の増幅・整形回路。積分型プリアンプの後ろに CR-RC シェイパーが続く。



図 2.3: 前置回路のインパルス応答 $(T_p = 50 nsec \, o$ 場合)

見ると分かるように、信号が最大値に達してから信号が十分立ち下がるまでにピーキング タイムの三倍以上の時間がかかる。

また、実際にはシリコン内で誘起された電荷を収集するのに数 nsec 程度の時間がかかる こと等から信号は図 2.3 のインパルス応答の場合よりもなまる。

2.2 設計思想

2.2.1 高計数率下での動作

高計数率下で飛跡解析を行う場合は低計数率の場合と比べて以下の点に留意する必要が ある。

計数率密度

占有率 (Occupancy, O) を以下の式で定義する。

$$O = \frac{任意の時点においてヒットのあるストリップ ストリップの全数$$

この Occupancy が高いとトリガーと無関係に偶然検出器に入射する粒子による信号がバッ クグラウンドとして無視できなくなり、二つの信号が重なる'パイルアップ'の効果が現れ はじめる。またクラスターを組む場合も偶然隣合った(もしくは隣合ってなくても十分近 くの)ストリップに複数粒子が入射するようになるとうまくクラスターが組めなくなる。 Occupancy を下げるためには、

1. ストリップを細かくしてストリップ一本当たりの計数率を下げる。

2. ピーキングタイムを短くすること。

の二点が考えられる。1.の観点からなるベくストリップ間隔の狭いセンサーを選ぶ必要が ある。シリコン検出器の場合は高い微細加工精度により、100µm以下のストリップ間隔を 実現することが可能である。また2.の観点からなるべく前置回路の性能のよい、読み出し チップを選ぶ必要がある。また K1.8 ビームラインのビームプロファイル計算(図1.2)を 基に、最も計数率密度の高い領域において飛跡解析が行えるように上記のことを考慮する 必要がある。今回はワイヤーチェンバーの限界(200kHz/mm)よりも高い計数率密度に耐 えられる検出器を製作することが目標である。

飛跡の誤認

また、いくらストリップを細かくして Occupancy を低くしても高計数率下では別の問題が生じる。それが飛跡の誤認である。

ほぼ同時に検出器に複数の粒子が入った場合、真の飛跡とは別に、トリガーと関係無く偶 然に検出器に入ってきた粒子 (アクシデンタルヒットと呼ぶ) との順番の区別がつかなくな るために偽の飛跡の候補が生じてしまうことがある。これを "ghost track" と呼ぶことに



図 2.4: ghost track。二つの粒子がほぼ同時に飛び込んだ場合、偽の飛跡の候補が生まれてしまう。(簡単のためx方向のみで考えている)

する (図 2.4)。ghost track が生じるのを防ぐためには、時間分解能の高い検出器を作り、 極力ヒットした順番の区別がつくようにすることが必要である。そうすることでトリガー に関係なく入射してきたアクシデンタルヒットを排除できる。検出器全体に 10⁷Hz 程度の ビームが当たると仮定して、アクシデンタルヒットと、トリガーがかかった粒子の区別が つかなくなる事象が生じる確率を十分小さく抑えようとすると、数 nsec の時間分解能が 必要とされる。

放射線耐性

シリコンセンサーが放射線損傷を受けると、やがて漏れ電流の値が増加したり全空乏化 に必要な電圧が上がったりし、検出器の性能を劣化させる。 最高で10⁷Hz ビームが1cm×1cmの領域に全部当たるとして、一年間昼夜問わず実験する と仮定すると一年で10¹⁴/*cm*² オーダーのビームが当たることになる。このことを考慮し て十分な放射線耐性のあるシリコンセンサーを選ぶ必要がある。

2.2.2 位置分解能

あるストリップの位置を x_0 、ストリップ間隔をhとすると、 $x_0 - h/2$ から $x_0 + h/2$ の 領域内に当たった粒子の位置は x_0 とされるため、位置測定のずれの標準偏差は、

$$\sigma^2 = \int_{x_0 - \frac{h}{2}}^{x_0 + \frac{h}{2}} \frac{(x - x_0)^2}{h} = \left(\frac{h}{\sqrt{12}}\right) \tag{2.3}$$

と表される。ただし複数のストリップで電荷を分割する場合を考慮に入れてない。従って ストリップ間隔 80µm のセンサーの場合、約 23µm の位置分解能を得ることが期待できる。

2.2.3 有効面積

K1.8 ビームラインのビームプロファイル予想@F.F.より、X 方向に 6cm、Y 方向に対して 3cm 以上が求められている。

第3章 試作機の設計、製作

実際にセンサーと読み出しチップを組み合わせたハイブリッド基板を第2章で述べた設 計思想の下設計し、林栄精器に発注して試作した。今回の試作機の性能評価を踏まえ、量 産機の生産の判断をつける予定である。

3.1 仕様

今回試作したSSDは1枚のセンサーと6つの読み出しチップを1つの基板(17cm×12cm) に搭載したハイブリッド基板になる。センサーとピッチアダプターの間、ピッチアダプター と読み出しチップの間の電気的接続はアルミニウムのワイヤーボンディングによって行う。 試作機として二台を作成し、以下センサーのシリアル番号の若い順番にSSD#1、SSD#2 と名付け、性能評価を行う対象とする。また不良センサーを用いたダミーのSSDも作成 した。これはワイヤーボンディングの際の条件だし、ボンディングワイヤーへの封止剤の 試し塗り等に用いた。これをSSD#0と名付け、今回は性能評価の対象としていない。



図 3.1: SSD 試作機

3.2 センサー

センサーは、ストリップ間隔、有感領域、放射線耐性、全ての条件を満たすものを探し、 ¹LHCのATLAS(A Toroidal LHC Apparatsu)のグループで設計・開発されたシリコンモ ジュールバレル部用のセンサー [8](浜松ホトニクス株式会社製作)を使用することにした。 ATLAS センサーの仕様を表 3.1 にまとめる。これは P-in-N タイプ構造をとる片面読み出

表 3.1: ATLAS センサーの仕様

面積	64.0mm × 63.6 mm
有感領域	$62.0\mathrm{mm} \times 61.6\mathrm{mm}$
厚さ	$290 \mu m$
結晶方位	$\langle 111 \rangle$
ストリップ間隔	$80 \mu m$
ストリップ数	768+2(ダミー)

しのセンサーである。高純度の N 型半導体に、不純物である 5 価のリンの濃度の高い P⁺ 型シリコンを電極にしストリップ状に埋め込んである。

放射線耐性については高エネルギー (24 GeV/c)の陽子: $3 \times 10^{14} \text{count/cm}^2$ を当てた後の 動作が確認されている [13]。この値から J-PARC のビームに当ててもおよそ三年間は使用 可能であると見積もることができる。裏面には逆バイアスを加えるための電極用として、 高濃度の n+型シリコン層があり、その表面はアルミニウムによって蒸着されている。



図 3.2: ATLAS センサー 内部構造

¹センサーを新規に作る場合、センサーの表面のパターンを決める型を作るのに莫大な予算が必要となる。 よって今回は既存のセンサーから条件に適合するのを探した。

センサー表面のアルミニウム電極と p+電極の間にある二酸化ケイ素と窒化ケイ素はコン デンサーの役割を果たし、p+電極に集まった電荷はセンサー表面から交流 (AC) 結合に より読み出される。AC 読み出し方式のメリットは、ノイズの原因となるシリコンからの 漏れ電流をカットできることである。試作器では基板内部を通してセンサーの裏面から正 の電圧をかけ、表面の有感領域周辺にあるバイアスリングをグランドに落とすことでバイ アス電圧をかけている (図 3.5)。グランドとバイアスリングの電気的結合もワイヤーボン ディングによって行った。



図 3.3: ATLAS センサー、表面のレイアウト (参考文献 [8] より)。768 本のストリップの 両脇には電場整形用のダミーストリップが一本ずつあり、上下どちらのパッドからも信号 が読み出せるようになっている。



図 3.4: ATLAS センサー 読み出しパッド周辺部 (封し剤を塗る前)。アルミニウムのワイ ヤーとセンサーのパッドの接合は超音波ワイヤーボンディング法を用いている。



図 3.5: バイアスリングからグランドにはワイヤーボンディングによってつないでいる。さらにボンディングワイヤー周辺には封し剤を塗り、ワイヤーの酸化、ホコリの接触等を防いでいる。

3.3 電流-電圧特性

クリーンルーム内でセンサーにバイアス電圧をかけ、そのときの電流(漏れ電流)、電圧 をプロットした(I-V曲線)。バイアス電圧はORTECの'4ch HV supply(model 710)'に よってかけ、値はその表示の読みによる。ただしATLASセンサーは長期運転すると電流-電圧特性が安定しないという現象が報告されている[7]。そこで今回は10Vごと電圧を上 げて電流値が一定値に達するまで1,2時間程度待ち、また10V上げるという手順でI-V曲 線を取得した。

式 (2.1) に従い、始めは空乏層の厚さがバイアス電圧の平方根に比例して大きくなる。そして空乏層の厚さに比例してバルク暗電流も大きくなる。そして全空乏下電圧に達すると それ以上空乏層は広がらないので曲線が平坦になるので図のような曲線が得られる。この 結果から全空乏化電圧を推定することでセンサーの動作電圧を決定した。 クリーンルー ムの室温はおよそ 24°C、湿度は 40%である。得られた I-V 曲線から SSD#1 の動作電圧 は 70V,SSD#2 の動作電圧は 80V と決定した。



図 3.6: 二台 SSD の I-V 曲線

3.4 読み出しチップ

読み出しチップには APV25-s1[10] というチップを用いている。APV25-s1 は LHC の CMS(Compact Muon Solenoid) グループによって開発された、シリコンストリップ検出 器用の読み出しチップである。

1個のチップで128ストリップの読み出しが可能であり、各ストリップの信号はそれぞれ プリアンプ、シェイパーによって増幅、整形され外部から供給されるクロック信号(40MHz)

表 3.2: APV25-s1 の仕様

チャンネル数	128ch
ピーキングタイム	典型的には 50nsec (~200nsec まで可変)
消費電力	典型的には 350mW
大きさ	$8.055 \times 7.1 \text{mm}^2$
ダイナミックレンジ	典型的には 5MIP in 300µmSi
放射線耐性	100MRad 以上

に同期して、192cellのアナログパイプラインに波高情報が一時的に保存される²。ここで のアナログパイプラインはリングバッファーの役割を果たしている。そしてチップに対し てトリガーがかかると、25nsec ごとのアナログ信号がサンプル/ホールド回路に送られ、 マルチプレクサーによって128ch分の波高情報がシリアル化され、差動信号にして出力さ れる。

このようにして一つのシグナルに対して複数回サンプリングを行うことにより、波形解析 が可能となる (図 3.8)。



図 3.7: APV25-s1 内部構造 [6]。マルチプレクサー (MUX) より左の部分は同じ回路が 128ch 並列にある。APSP(analogue shape processor) は今回のセットアップでは使用して いない。

また、APV25-s1 チップはキャリブレーションパルスと呼ばれるテストパルスを内部で 出力することができ、625 電子-正孔対単位でその波高を指定することが可能である。

²外部から供給するクロック (Sampling Clock) の周波数を変えることにより、このサンプリングの時間間 隔も変えられるが本論文では Sampling Clock は 40MHz に固定して話を進めていく。



図 3.8: シェイパーの出力信号 (ピーキングタイム 50nsec の場合)。APV25-s1 はこの波高を クロックに同期して sampling してゆくことが可能。また、sampling する回数は 1,3,6,...30 回、と可変である。

3.5 DAQ システム

APV25-s1 の読み出しのバックエンドには HEPHY(Vienna Institute of High Energy Physics) が開発した、'APVDAQ-VME'[9] という APV25-s1 専用の VME モジュールを用 いて行う。

APVDAQ-VMEの機能は大きく言って次の3つである。

- チップから出力されたシリアル信号を内蔵の Flash ADC で読み取り FPGA に蓄 える。
- チップへのクロック、トリガー、リセット信号を送る。
- チップの slow control。すなわちチップの電源の on/off、各種設定値の書き込みを 行う。

一台のモジュールで最大4つのAPV25-s1をコントロールすることが可能である。今回は1台のSSDにつきAPVDAQ2台で3つずつAPV25-s1をコントロールしている。複数台のAPVDAQ-VMEを動作させる場合は、一つのAPVDAQ-VMEがmasterとなり(ジャンパーで設定可)、他のAPVDAQ-VME(slave)はmasterに同期してクロック、トリガー信号を送る。APVDAQ-VMEとSSDの中間にはさらに'repeater'(HEPHY製)と呼ばれるモジュールが存在する。APVDAQ-VMEとrepeaterは約30mの専用ケーブル2本³と32ピンのフラットケーブルでつながれる。repeaterには30mの専用ケーブルで信号を送る

³見かけ上は ethernet ケーブルであるが、ピンの対応が標準の ethernet ケーブルと異なっている。詳しく は文献 [9]

ためにハイパスフィルターが搭載されている。チップへの定電圧 (5V,-5V)、センサーへの バイアス電圧も repeater 上のコネクタからかけられるようにしている。VME を PC-VME



図 3.9: 読み出しシステムの仕組み。

コントローラーを介して操作するソフトウェアは、理化学研究所の'NBBQ'[16] を使用した。NBBQ 上に APVDAQ-VME、APV25-s1を操作する関数群を定義し、DAQ システム を構築した。使用している PC の OS は、Scientific Linux 5.2、VME コントローラーには SBS618 を使用している。

APVDAQ から送られてくる FIFO データは DMA(direct memory access) かつブロック 転送モードで転送している。

3.6 タイミング

APV25-s1は供給されるクロックに同期してしかトリガーがかからない。したがって、ト リガーカウンターから送られてきたトリガー(図3.9のtrg.in。クロックと同期してない。) と、APV25-s1に対して(40MHzのクロックに同期して)トリガーが発行される瞬間(図 3.9のtrg.out。trg.inの次にくるクロック信号と同期して発行される)の間には0~25nsec のずれが生じる。このずれ(trg.in-trg.outの時間差)はTDCによって補正する。

3.7 データ構造

APV25-s1 から APVDAQ に送られてくるデータ構造は図 (3.10) のようになっている。 実際は 25nsec 幅の矩形波が差動信号となって送られている。APVDAQ-VME 内の Flash



ADC はこれを 25nsec ごとにサンプリングし FIFO で FPGA のメモリーに記録している。

図 3.10: APV25-s1 データ構造

- Tick Mark -APV25s1 にトリガーがかかってないときに、35clock cycle 毎 (40MHz モード時)に出され続けている 1bit のデジタル信号である。また、アナログデータ の最後にも出力される。APV25-s1 にトリガーがかかった後に出力されるデータ部 の Header はこの Tick Mark の周期に同期して始まる。また、読み出しテスト時に 異なる APV25-s1 が全て同期して動作していることを確かめるために用いている。
- Header -3bit のデジタルデータで常に'111' である。
- Address -192cell のアナログパイプラインのアドレスを示す 8bit のデジタル情報である。同じクロック、同じトリガーのシステム下にある APV25-s1 は同一イベントに対し、全て同じアドレスを返す。
- Error Bit -1bit のデジタルデータで APV25-s1 がエラー状態になってなければ常に'1' である。詳しくは参考文献 [10]。
- Analogue data multiplexer により 128ch 分の波高の情報を持ったアナログデータ がシリアル化されて出力される。multiplexer の仕様により、アナログデータとして 出てくるチャンネルの順番は、0ch,32ch,64ch,96ch,8ch,40ch...という具合に、実際 の物理的なチャンネルの並びと一致していない。以下の計算式で、アナログデータ 部のn番目のデータは実際のチャンネルに対応している。

チャンネル No. =
$$32 * (n \mod 4) + 8 * \operatorname{int}(n/4) - 31 * \operatorname{int}(n/16)$$

実際に宇宙線でテストした際に習得したデータを図 3.11 に示す。典型的な波形に対する ピーキングタイムは 50nsec、1 つの信号に対するサンプリングの回数は 6 回となるように パラメーターを設定した (詳細な設定値は付録参照) ボンディングワイヤーの封止を行う 前に、京大で動作試験を行い、宇宙線でのシグナルを SSD#1,SSD#2 ともに確認し、正 常に動作していることを確認した。また幸運なことに、ダミーの検出器である SSD#0 も 宇宙線で動作が確認できた。



図 3.11: 宇宙線のイベントのデータ。tick mark,errorbit 等の右横の点は tick mark,error bit の波高に引っ張られてる傾向が見て取れる。

3.8 発熱の具合

シリコン検出器では読み出しチップの発熱が問題になることがある。場合によっては低 温環境下に置かないと長時間動作できない場合がある。そのため、サーモグラフィを借用 して APV25-s1 周辺の発熱具合を調べ、長時間常温で動作させることに問題が無いかを 調べた。サーモグラフィとは物体から放射される赤外線を分析し熱分布を画像としてリア ルタイムで表示する機器のことである。このときのセットアップでは SSD は四隅のねじ 穴以外は地面から浮いており、部屋 (クリーンルーム)の温度は 24°C である。この状態で APV25-s1 を電源 on にしたまま、11 時間経過を調べた。



図 3.12: 発熱の study。SSD はセンサー四隅にあるねじ穴部以外は浮いている。



図 3.13: サーモグラフィの映像。APV25-s1を中心に発熱していることが分かる。センサー 部はおよそ 30 度程度にしかならず、問題無いことが確かめられた。



図 3.14: サーモグラフィの映像 (裏面)。裏のセラミック部分からの放熱が顕著であること が分かる。

図 3.13 を見ると 6 個の APV25-s1 の内、中心付近の発熱が大きい。また最も発熱が大きいところでも表面温度でおよそ 50°C であることが分かった。尚、APV25-s1 チップー 個の起動時の消費電力は現設定で約 400mW、SSD 一台で (APV25-s1 チップ 6 つ分) で約 2.4W である。この結果を踏まえ次回生産予定の量産機では、基板にヒートシンクをつける、APV25-s1 同士の距離を離す等の改善策を検討中である。ただし本試作機でも結局常 温での長時間動作試験を行っても異常は見られなかった。

第4章 電子光理学研究センターでの性能試験

2009年12月22日-24日の三日間、東北大学電子光理学研究センター、GeV- γ ビームラインにおいて性能試験を行った。ビームタイムは計36時間である。実験の目的は、実際に 10^{5} Hz ~ 10^{8} Hz 程度の高強度のビームをあててSSDの時間分解能、S/N比、検出効率の基本性能を調べ、さらにそれらのビーム強度依存性を見ることである。



図 4.1: 電子光理学研究センター、GeV-γビームライン。STB リングはストレッチャー・ ブースターリングとよばれる円形加速器である。線形加速器から入射されたパルス電子線 を最大 1.2GeV まで加速して周回させることができる。ここの周回電子をラディエータと 呼ばれる細い炭素ファイバーにあてて高エネルギー γ線を発生させている。

4.1 実験セットアップ

 γ 線ビームラインに、図 4.2 のように、SSD を 2cm 間隔で 2 台前後 X 軸方向と Y 軸方向に並べ、その前後にさらにプラスチックシンチレーター ($2mm \times 2mm \times 2mm$) 二つをおいて、トリガーカウンターとした。SSD とトリガーカウンターは同じ台上にあり、この台は X 方向に可動である。これらをまとめて遮光シートで遮光する。さらにビームライン

上流約 1mのところにコンバーター(銅、2mm、6mm それぞれ 14%、42%放射長に対応) を置き、加速器から来る γ 線を電子、陽電子に変換して用いる。シンチレーターの信号の



図 4.2: セットアップ概念図

読み出しには PMT よりもレート耐性に優れた MPPC(Multi-Pixel Photon Counter)を用 いることにし、有感領域 1mm×1mm の MPPC とシンチを直接接着し読み出した。MPPC とシンチの接着はグリスで行い、その後水性白色ペンキで固めた。GeV- γ ビームライン の最大強度下ではビーム中心だと MPPC の放射線損傷が大き過ぎると当初は予想したた め、ビーム中心から 2cm 水平方向に離すことにした¹。最大強度時でも MPPC のシング ルレートは数 100kHz であった。 γ 線ビームライン上流には、制動放射によってエネルギー を失った電子の軌道を測定するための'タガー'と呼ばれるシンチレーティングファイバー 検出器群があり、ここからも標識化された γ 線の数が得られる。ただしそのおよそ 35 倍ほ ど標識化されてない γ 線が入射してくる [12]。回路系のロジックは図 4.3 のようになる。こ こで 3.6 で述べたように APVDAQ から APV25-s1 へのトリガーの発行はクロックに同期 して 25nsec 間隔でしか行われない。そのため、MPPC からのトリガー信号 (trg.in、clock と同期していない) と実際に APVDAQ からトリガーが発行された (trg.out、trg.in の次に 来るクロックで発行)時間差は TDC によって測っている。

¹しかし後の解析 (4.3.5 ビームプロファイル) より γ 線は当初の予想以上に拡がっており、この試みはあま り意味を成さなかったことが判明した。幸運なことに MPPC は最後まで動作し続けた。



図 4.3: 回路図 (MPPC をトリガーにしている時)

4.2 実験手順

二つのプラスチックシンチレーター (2mm× 2mm×2mm)の位置を 1mm 以内の精度で 直線上に配置し、一つの電子、陽電子が二つのシンチレーターを通過してトリガーがかか るようにする必要がある。

そこで初めはビーム強度が弱い、加速器周回電流 0.5mA のランから開始し、SSD のヒット分布を使ってシンチレーターの位置を合わせることにした。

まず、ビーム上流部の MPPC1 のみでトリガーをかけ、セミオンライン解析によるヒット 分布 (図 4.5(a)) から MPPC1 と SSD の相対的な位置を割り出した。次に MPPC2 のみで トリガーをかけ、MPPC2 と SSD の相対的な位置を割り出した (図 4.5(b))。

以降は同じ条件の元で、MPPC1 と MPPC2 の信号のコインシデンスでトリガーをかける ラン (以下コインシデンストリガーランと呼ぶ) とクロックでトリガーをかけるラン (以下、 クロックトリガーランと呼ぶ) をとる。ビーム強度やコンバーターの厚さ、SSD との距離 を調整することで、SSD のシングルレート (検出器にヒットする粒子の計数率) を変えな がら ($10^5 \sim 10^8$ Hz 程度)、APVDAQ-VME からの ADC 情報、TDC のデータを PC で 取得し、各スケーラーの値を記録していった。またその場でビーム強度を見積もるために SSD とトリガーカウンターが乗っている可動台をずらし、代わりに 6cm×6cm(SSD の有 感面積とほぼ同じ) のプラスチックシンチレーターをビーム中心に置くスペシャルランを 二回ほど設けた。弱いビーム強度で周回電流と計数率の関係を出すことでビーム強度を見 積もることができた。

図 4.6 からトリガーシンチがある位置に対応するストリップを決め、それらを以降は'sample strip' と呼ぶ。



図 4.4: MPPC1 のみでトリガーをかけた場合のヒット分布 (セミオンライン解析)。ただ しセミオンライン解析では後述の零点補正、ノイズ補正は行っていないため、ノイズが一 部のっている。



図 4.5: MPPC2 のみでトリガーをかけた場合のヒット分布 (セミオンライン解析)



図 4.6: 両方の MPPC のコインシデンスでトリガーをかけたときのヒット分布 (セミオン ライン解析)。トリガーシンチの位置にあるストリップ (図の赤線の枠内) を'sample strip' と名づける。

4.3 解析

今回解析に使ったランの状況は表 4.1 にまとめた。またビーム強度見積りのためのスペ シャルランを解析番号1と5の前に行っている。また、今回は低強度のビームで行った解 析番号1のランから算出した値をもって SSD の基本性能としている。

解析番号	加速器周回電流	スピル長	コンバーターの厚さ	コンバーターと SSD の距離
1	$0.5 \mathrm{mA}$	6秒	2mm	1m
2	$5\mathrm{mA}$	6秒	2mm	1m
3	$15 \mathrm{mA}$	6秒	2mm	1m
4	$15 \mathrm{mA}$	6 秒	6mm	20cm
5	$15 \mathrm{mA}$	2 秒	6mm	20cm

表 4.1: 解析に使ったランの状況

4.3.1 零点補正

SSD#1,SSD#2のビームが出てないときの ADC ペデスタル分布を示す。(図 4.7)。尚ペ デスタル分布は毎日のビームタイムの始まりと終わりに取得し、ノイズレベルに変化が無 いことを確認した。まず、各ストリップの ADC の平均値と RMS を計算したテーブルを 作り、各ストリップ、各イベント毎の ADC 値からその平均値を引くことをする (零点補 正)。そうしてできたペデスタル分布が図 (4.8) である。 零点補正は、各ランごとに対応 するコインシデンストリガーランのデータを用いている。



図 4.7: ペデスタル分布 (補正前) ビームテスト開始前のデータ



図 4.8: ペデスタル分布 (零点補正後) ビームテスト開始前のデータ

4.3.2 ノイズ補正

零点補正後のデータ (図 4.8) を見ると周期的にノイズレベルが高いストリップが存在す ることが分かる。正常なストリップの ADC ペデスタルは RMS で 2ch~3ch 前後なのに対 し、常に RMS で 6~12ch のノイズレベルを持つストリップがある。調べると各 APV25-s1 の error bit すぐ右のアナログデータ数 ch 分 (0ch,32ch,64ch,96ch,8ch,...) は、常にノイズ レベルが大きいことが判明した。これは 30m のケーブルを信号が伝達してくる過程でシリ アル信号としてやってくる矩形波 (図 3.10) が歪み、error bit に近いチャンネルが error bit の波高に引っ張られているためだと推測した (3.7 章図 3.11 にもその兆候が見えている。)。 error bit は図 (3.11) のように常に ADC 値が 600ch 以上の大きな波高である。error bit と そこに近いチャンネルの相関は図 4.9 のようになる。

図 4.9 を見ると二種類の相関が見える。これを error bit の直前の bit、すなわち Address 部の最下位 bit が on,off かでカットをかけると図 (4.10) のようになり、はっきりと二つの 相関を分別できる。



図 4.9: ノイズと error bit の波高の相関 1

そして、この相関図 4.10 を一次の多項式でフィットし (図 4.11) 得られた値から以降の データ全てにこの相関についての補正を加える。補正は error bit の影響が顕著であると 思われる各 APV25-s1 の 0ch,32ch,64ch,96ch,8ch,40ch, 72ch,104ch 目の信号について行っ た。



図 4.10: ノイズと error bit の波高の相関 2,Address 部の最下位ビットで場合分けした場合



図 4.11: ノイズと error bit の波高の相関のフィット

SSD#1のストリップ番号 32ch 目を例に (図 4.12) 出すと、RMS が補正前 8.1ch、補正後 2.7ch という結果が得られた。ノイズ補正後のペデスタル分布は図 4.13 のようになる。ノ



図 4.12: 補正前が RMS で 8.1ch のノイズレベル。補正後で RMS2.7ch のノイズレベルに なった。

イズ補正によって、ビームテスト開始前のペデスタルランのデータについて全ストリップ についての RMS は SSD#1:2.90→2.54ch、SSD#2:3.09ch→2.74ch と改善が見られた。ノ イズ補正データはビームテスト開始前のペデスタルランのデータを基に作成し、以後全て のランに共通で用いている。



図 4.13: ペデスタル分布 (零点補正、ノイズ補正後)。

4.3.3 波形解析

零点補正とノイズ補正を行った後、波形解析によってヒット信号を抽出し、ヒット信号の波高分布を作成した。以下ではSSD(のAPV25-s1チップ)に対してトリガーがかかってから信号が最大値に到達するまでの時間を *t_{peak}* と定義する。今回の解析では図 (4.14) のように、波高が最大になる周辺の3点を二次関数でフィットし、*t_{peak}* とそのときの波高を求めた。



図 4.14: 二次関数近似による最高点の導出

4.3.4 ヒット判定

コインシデンストリガーランではトリガーと関係無く偶然に SSD に入ってくるヒット 信号を除去するために以下のようなカットをかけた。

- セミオンライン解析 (図 4.6) から定義した sample strip のみでヒット判定を行う。 sample strip の選び方は、初め範囲を大きくとり、低レートのランで検出効率が下 がるところまで徐々に範囲をせばめながら行った。
- 2. 信号が最高点になるタイミングが平均より 50nsec 以上離れている信号をカット。

3. ADC 分布より、MIP による信号より低エネルギー側にいる信号 (30ch 以下)をカット。

クロックトリガーランではある一定の時間幅の中で、偶然にヒットする粒子を数えるた めに以下のようなヒット判定を行う。

- 1. 波形解析を行い、そのうち 2sampling 目で最高点になるヒットのみを取り出す。こ の方法により 25nsec の時間幅に入射したヒットのみを数えることができる。
- 2. ADC 分布の、MIP による信号より低エネルギー側にいる信号 (30ch 以下) をカット

そして、ヒットがあったストリップの隣りのストリップもヒットと判定される場合はそれ らのストリップでクラスターを組む²

低レートのラン (解析番号1のラン) でのクラスターサイズは図 (4.15) のようになる。ク ラスターに二本以上のストリップが含まれるイベントは全体の 7%ほどであった。



cluster size

図 4.15: クラスターサイズ。(解析番号1のランのとき) 横軸がクラスターに含まれるスト リップの本数である。

4.3.5 ビームプロファイル

クロックトリガーランでのヒット判定を使ってビームのプロファイルを作った (図 4.16)。 ビームは X,Y 方向ともに RMS で 170 ストリップ × $80\mu m = 1.4$ cm ほどの拡がりである ことが分かる。SSD#1(Y) の sampling strip は中心付近にあるため、1本当たりの計数率 は高く、SSD#2(X) の sampling strip は中心から 2cm 強離れているため、1本当たりの計 数率は SSD#1 より低い。X 方向 (SSD#2) について 340ch から 520ch 目にかけて極端に

²ただしこれだけでは、例えば二つの粒子がたまたま隣あったストリップに入るイベントでもクラスターに入れてしまうので厳密では無い。

ヒットが少ないストリップが存在するのが分かる。これは、ビームテスト開始時のランか らレートに依存することなく存在し、破損の疑いが強いが詳しい原因は未だ不明である。



(a) X 方向





図 4.16: 電子・陽電子ビームプロファイル。 $1 ストリップは 80 \mu m$ である。37

4.3.6 SSD のシングルレート及び sample strip1 本当たりの計数率見積り

SSD のシングルレートはクロックトリガーランでヒット判定にかかる信号の数を数える ことで行った。さらに上記解析を sample strip に限定して行い、その sample strip1 本あ たりの計数率も算出した。

また、MPPCのシングルレート、タガーからの情報も使い、相対的なビーム強度の変化を チェックし、概ねコンシステントであることを確認した。さらにビーム強度の変動がおよ そ 30%ありうること、クラスタリングの扱いにより 7%数え方に幅があるとし、シングル レートの不定性の幅とした。

解析番号	SSD シングルレート	ストリップ1本当たりの計数率
1	$4{\times}10^{5}{\rm Hz}$	1.2kHz(推定)
2	$5 \times 10^6 \text{Hz}$	15kHz(推定)
3	$1 \times 10^7 \text{Hz}$	30kHz
4	$4 \times 10^7 \mathrm{Hz}$	110kHz
5	$1 \times 10^8 \text{Hz}$	270kHz

表 4.2: SSD#1(Y 方向) 各解析結果

表 4.3: SSD#2(X 方向) 各解析結果

解析番号	SSD シングルレート	ストリップ1本当たりの計数率
1	$4{\times}10^{5}{\rm Hz}$	0.4kHz(推定)
2	$5 \times 10^6 \mathrm{Hz}$	5kHz(推定)
3	$1{\times}10^{7}{\rm Hz}$	10kHz
4	$4{\times}10^{7}{\rm Hz}$	35kHz
5	$1 \times 10^8 \text{Hz}$	70kHz

以下表 4.2、表 4.3 についての補足説明である。

- ビーム強度が低いラン(解析番号 1,2)でのストリップ1本当たりの計数率は、統計 が足りないためビーム強度以外の条件が同じ解析番号3の結果から推定した。
- 解析番号5のランのみ、ストリップ1本当たりの計数率のX,Yの比が他のランと異なる。これはスペシャルラン実行後にSSDとトリガーシンチが乗っている台がビーム中心からx方向に2~3mmずれてしまったことによる。(クロックトリガーランか)

ら作成したビームプロファイルより確認した) SSD とトリガーシンチは同じ可動式 の台に乗っているために SSD とトリガーシンチの相対位置は変わってない。

4.3.7 S/N比

S/N 比は式 (3.7) に従って計算する。各ランのノイズレベルは、それぞれのビーム強度の、 クロックトリガーランにおける sample strip の 2sampling 目、3sampling 目、4sampling 目のペデスタルをそれぞれガウシアンでフィットし、これらの二乗平均をノイズレベルと した。ただし今回はクラスターに複数本のストリップが含まれているイベントは除き、1 ストリップのみ含まれるイベントについて評価した。各検出器の波形解析により計算した ADC 分布を以下 (図 4.17) に示す。このときの SSD のシングルレートはおよそ 4×10^5 Hz である。ADC 分布のフィットは検出器に有限のエネルギー分解能があることを考慮して、 ランダウ関数をガウシアンでたたみ込みながら行った。ランダウ分布よりも低エネルギー 側にバックグラウンドが見えたがこれは、 γ 線、X 線によるものであると思われる

表 4.4: SSD の基本性能 1(低計数率時の S/N)。解析番号 1 のデータより算出

SSD	ノイズレベル (ch)	$\mathrm{S/N}$ 比
SSD#1	3.80	$16.82{\pm}0.03$
SSD#2	3.77	$16.77 {\pm} 0.03$



図 4.17: ADC 分布 (解析番号 1)

4.3.8 時間分解能

コインシデンストリガー時に TDC の値 (trg.in-trg.out) に t_{peak} を足したものが、シグ ナルの立ち上がりからピークに達するまでの時間である。TDC の値に t_{peak} を足した時間



図 4.18: TDC+ t_{peak} vsTDC 分布、シグナルの立ち上がりからピークに達するまでの時間 (y 軸) は、本来 25nsec の時間幅 (=trg.in-trg.out の揺れ幅) にランダムに分布すべきもの であるが、両者に相関が現れてしまっている。

分布をガウシアンでフィットすることで時間分解能を求めた (図 4.19) ただし図 (4.18) を 見ると x 軸、y 軸に相関らしきものが残っている。シグナルの立ち上がりからピークに達 するまでの時間は、本来 25nsec の時間幅 (=trg.in-trg.out の最大値) にランダムに分布す べきものであるべきものである。考えられる原因としては波形を無理に二次関数で近似し ていることがある。この点についてはフィットする関数に三次関数、指数関数を使う等な ど、まだ解析を改善する余地があると思われる。

表 4.5: SSD の基本性能 2(低計数率時の時間分解能、解析番号 1 のデータ)

SSD	時間分解能
SSD#1	$3.31{\pm}0.01~\mathrm{nsec}$
SSD#2	3.06 ± 0.01 nsec

図 4.19 において中心値から 2σ の範囲に、ヒットがある場合をアクシンデンタルヒットと する場合を考える。検出器全体に 10⁷Hz のビームが当たると仮定して SSD1 枚あたりのア



図 4.19: ヒットタイミングの分布

クシデンタルヒットの確率は、13%程度となる。実際の実験では一方向につき SSD を三面 構成にして設置するので ghost track を排除するにこの結果は十分な値である。

4.3.9 検出効率

検出効率は、コインシデンストリガーかつ片方の SSD の sample strip の中の1本のみ (ヒット多重度1の) ヒットがある、という条件の下、もう片方の SSD の sample strip に ヒットが無いイベントを数えて算出する。今回の解析では統計誤差のみを入れてあるが、 4.4 章考察(後述)において述べるように過大評価があると思われる。

表 4.6: SSD の基本性能 3(低計数率時の検出効率、解析番号1の結果)

SSD	検出効率
SSD#1	$99.0^{+0.5}_{-0.5}\%$
SSD#2	$99.0^{+0.5}_{-0.5}\%$

S/N 比のレート依存性



図 4.20: S/N 比のストリップ一本あたりの計数率依存性。計数率が上がるにつれ、S/N 比 は悪化していく。

S/N 比は計数率のが上がるにつれ悪化していくが、まだ 10 以上は保っている。S/N 比 が悪化する原因は図 4.22 と 4.23 からノイズレベルが上がることが主として効いているこ



図 4.21: S/N 比の SSD 全体の計数率依存性



図 4.22: MPV のストリップ一本あたりの計数率依存性。



図 4.23: ノイズレベルのストリップ一本あたりの計数率依存性。

とが分かる。これはアクシデンタルヒットによってベースラインが変動することによって ノイズレベルが上がっていると考えることができる。

4.3.10 時間分解能のレート依存性

時間分解能も同様にベースラインの変動が波形に影響して計数率の増加とともに悪化していくことが見てとれる。高計数率下でもアクシデンタルヒットの確率は高々16 これは検出器を3 面構成にして飛跡解析を行う場合に ghost track を排除するのに十分な値である。

4.3.11 検出効率のレート依存性

検出効率についても計数率の増加とともに悪化していくことが見て取れる。高計数率下 ではパイルアップの影響により、波形が変わり、前述のヒット判定条件から除かれてしま うイベントが現れるからだと考えられる。このことについては今回の解析ではデータを3 点のみ使って二次関数で解析する手法を用いているが、さらに点を増やして波形全体の詳 細な解析が必要である。

4.3.12 パイルアップ

また、パイルアップの効果をみるためにクロックトリガーランで取得した SSD#1 の 330 番目ストリップ (ビーム中心付近) の 1sampling 目の ADC 分布を代表させて図 4.28、4.29 に示す。



図 4.24: 時間分解能のストリップ一本あたりの計数率依存性



図 4.25: 時間分解能の SSD 全体の計数率依存性



図 4.26: 検出効率のストリップ一本あたりの計数率依存性。誤差は統計誤差のみ評価している。



図 4.27: 検出効率の SSD 全体の計数率依存性。誤差は統計誤差のみ評価している。



図 4.28: 1 ストリップのペデスタル分布 (シングルレート 10^5 Hz 時)。1 ストリップの計数 率は 1KHz。



図 4.29: 1 ストリップのペデスタル分布 (シングルレート 10^8 Hz 時)。1 ストリップの計数 率は 270kHz に達し、パイルアップが見える。

4.4 考察

低い計数率のときの S/N 比、時間分解能、検出効率は全て目標通りの値を得ることが でき、SSD#1、SSD#2 ともに要求される基本性能を満たしていることが言える。今回の 解析では波形を二次関数で強引に近似してしまっているが、波形のフィットに三次関数、 指数関数を使用することによりさらに精度を向上できると思われる。

高計数率になると S/N 比、時間分解能、検出効率全ての値が悪くなることが見て取れる。 これはパイルアップの効果が顕れていると考えられる (図 4.29)。つまりアクシデンタル ヒットのバックグラウンドによって ADC のベースラインが変動し、波形解析に影響を及 ぼしていると考察できる。ベースラインが変動することにより、二次関数フィットによっ て求めるシグナルの最高点が揺れて時間分解能を悪化させる。また検出効率についても、 ADC 値、ヒットタイミングによるカットをヒット判定でかけているので、波形がバック グランドにより崩れたイベントを除去してしまうために検出効率が落ちてゆくと理解でき る。また、こうしたイベントも詳細な波形を調べることにより、バックグラウンドと分別 して捨てずに済むことができると考えらる。その解析が今後の課題である。今回の実験の 設定では、6 つしか sampling する点を取らなかったが、パイルアップに対する波形の影響 を見るためには 12samling(300nsec 分) が適当であると思われる。次にこの SSD の、1 ス トリップ当たりに許される最大計数率について考える。

MIP による信号は図 2.3 の通り、立ち上がりから立ち下がりまでおそよ 300nsec の幅がある。単純に 300nsec 幅の信号が重なる確率を 1 パーセントにしようと思うと、許容できる 1 ストリップ当たりの計数率は 30kHz 程度である。

しかし本検出器では、波形解析を行うことによりさらに高計数率下でも使うことができる。 波形解析によってシグナルのピーク時間を再構築した図 4.19 を見ると、その時間幅は広 がりは約 30nsec である。この時間幅の間にアクシデンタルヒットのピークが重ならなけ れば分別可能であるので 1 ストリップ当たり許される最大計数率は 300kHz 程度と見積も れる。これは 1mm あたりに換算すると 3MHz 強のレートに耐えれることになる。また、 時間分解能も目標としていた約 3nsec という結果が得られ、検出器全体で 10⁷Hz 程度の計 数率でも一方向に三台使うことにより ghost track は十分に排除できる性能を持つと思わ れる。

第5章 まとめ

本研究では高強度のビームの飛跡検出器として、K1.8 ビームラインでの使用を想定し たシリコンストリップ検出器のハイブリッド基板を開発し、試作機を実際にビームに照射 して性能評価を行った。

波形を二次関数で近似する現在の解析手法に問題があることも浮き彫りになったが、基本 性能としてはS/N比、時間分解能、検出効率の点で問題無いことが分かり、さらに検出器 全体の計数率で1×10⁸Hz(ストリップ1本の最大計数率は270kHz)の状況の下でも動作 が確認された。

今後の課題として、新たな手法で波形解析を行うこと、さらに高計数率下でベースライン が変動してる状況でも波形解析によって信号とバックグラウンドを分別する手法の開発、 その上での検出効率の正しい評価、を行うことが挙げられる。

今後発熱対策を新たに施した量産機を新たに9台製作し、現在よりもさらに強い10⁷Hz オーダーの強度のビームの飛跡解析を可能とする。

付録A 各種パラメーター設定ファイル

性能試験時の APVDAQ-VME 及び APV25-s1 各種パラメーター設定ファイルを載せる。

//-----//setparam.h //ASANO,Hidemitsu //ver1.0 2009 10 8 //last modified 12 22 //-----#ifndef setparam_h #define setparam_h //#define SINGLE_PEAK_MODE #define MULTI_PEAK_MODE //#define CALIBRATION_MODE #define SINGLE_SEQ_CELL 83 #define MULTI_SEQ_CELL1 95 #define MULTI_SEQ_CELL2 115 #define MULTI_SEQ_CELL3 118 #define MULTI_SEQ_CELL4 110 #define CALIBRATION_SEQ_CELL1 90 #define CALIBRATION_SEQ_CELL2 135 #define CALIBRATION_SEQ_CELL3 138 #define CALIBRATION_SEQ_CELL4 99 #define ADC_TOTAL_WORDS 8192

#define FIFO_CELLS_TO_READ 1024
//#define FIFO_CELLS_TO_READ 512
#define MAX_I2C_RETRIES 5

//apv_i2c_settings [register adrress][value]
const unsigned short apv_i2c_settings[16][2] = {

```
#ifdef SINGLE_PEAK_MODE
{MODE,0x3f},
// Mode of Operation of Chip
    // D[5]:Preamp Polaority 0:Non-Inverting 1:Inverting
                                                            :1
    // D[4]:Read-Out Frequency 0:20MHz 1:40MHz
                                                            :1
    // D[3]:Read-Out Mode 0:Deconvolution 1:Peak
                                                            :1
    // D[2]:Calibration Inhibit 0:OFF 1:ON
                                                            :1
    // D[1]:Trigger Mode 0:3-sample 1:1-sample
                                                            :1
    // D[0]:Analogue Bias 0:OFF 1:ON
                                                            :1
#endif
#ifdef MULTI_PEAK_MODE
    {MODE,0x3d},
    // Mode of Operation of Chip
    // D[5]:Preamp Polaority 0:Non-Inverting 1:Inverting
                                                            :1
    // D[4]:Read-Out Frequency 0:20MHz 1:40MHz
                                                            :1
    // D[3]:Read-Out Mode 0:Deconvolution 1:Peak
                                                            :1
    // D[2]:Calibration Inhibit 0:OFF 1:ON
                                                            :1
    // D[1]:Trigger Mode 0:3-sample 1:1-sample
                                                            :0
    // D[0]:Analogue Bias 0:OFF 1:ON
                                                            :1
#endif
#ifdef CALIBRATION_MODE
{MODE,0x19},
// Mode of Operation of Chip
    // D[5]:Preamp Polaority 0:Non-Inverting 1:Inverting
                                                            :0
    // D[4]:Read-Out Frequency 0:20MHz 1:40MHz
                                                            • 1
    // D[3]:Read-Out Mode 0:Deconvolution 1:Peak
                                                            :1
    // D[2]:Calibration Inhibit 0:OFF 1:ON
                                                            :0
    // D[1]:Trigger Mode 0:3-sample 1:1-sample
                                                            :0
    // D[0]:Analogue Bias 0:OFF 1:ON
                                                            :1
#endif
  {LATENCY,0x84}, // delay between Write and Trigger Pointer in the pipeline memory cont:
    // 8bit binary number (default:0x84 = 132 clockcycles )
    // 0-192
\{IPRE, 0x62\},\
                // Preamp Input FET(Field effect transistor)
                // 0-1020 uA n*4uA default:0x62
{IPCASC,0x34}, // Preamp Cascode Current Bias
                // 0-255uA default 0x34
{IPSF,0x22},
               // Preamp Source Follower Current Bias
```

```
53
```

```
// 0-255uA default 0x22
\{ISHA, 0x22\},\
               // Shaper Input FET Current Bias
                // 0-255uA dafault 0x22
{ISSF,0x22},
                // Shaper Source Follower Current Bias
                // 0-255uA default 0x22
\{IPSP, 0x37\},\
               // APSP (Analogue Pulse Shape Processor) Current Bias
                // 0-255uA default 0x37
{IMUXIN,0x22}, // Multiplexer Input Current Bias
               // 0-255uA default 0x22
               // Preamp Feedback Voltage Bias
{VFP,0x1e},
                // -1.25 to 0.65V -1.25V + (7.5mV*n) default 0x1e
\{VFS, 0x3c\},\
                // Shaper Feedback Voltage Bias
                // -1.25 to 0.65V -1.25V + (7.5mV*n) default 0x3c
{VPSP,0x1e},
               // APSP Voltage Level Adjust
                    // -0.65 to 1.25V +1.25V - (7.5mV*n) default 0x1e
{MUXGAIN,0x04}, // Sets Gain of Multiplexer
                // 8-bit pattern which defines which size resister
                  // to use in the input stage of the multiplexer.
         // default 0x04
{ICAL,0x1a},
                // C2librate Edge Generator Current Bias
                // 1 mip = 26 (0x1a)
{CSEL,0x00}, // Calibrate Delay Select
{CDRV,Oxfd}
              // Calibrate Output Mask
};
//setting CNT register
#define ALLOWED_TRIGGERS 1 //when trigger mode is sequencer ,this is always 1
#define SHIFT_REGISTER_DELAY 0
#define FRAME_LENGTH 138
#define TICK_LENGTH 9 //
#define ADC_OFFSET 0x64
//setting PHOS delay-chip
#define MASTER_PHOS_ADCDELAY 6
#define SLAVE1_PHOS_ADCDELAY 6
#define PHOS_TRGDELAY 0
//TDC v775n
#define TDC_FULLSCALE_RANGE 0xff //35ps LSB
```

#endif //setparam.h

謝辞

本当に、多くの人にお世話になりました。

本研究テーマを与えてくれました谷田聖前原ハド助教、現ソウル大学助教授には、私が 学部四回生のときからずっとお世話になりました。修論提出直前にもかけつけていただき、 本当に助かりました。P3時代を含めて三年間、多くの知識と、物理屋としての姿勢を学 びました。本研究を通じて色々と成長することができたと思います。

永江知文教授には、二年間の間に何度も研究の進捗状況を心配して頂きました。研究 を進めていく上でのサポートをたくさんして頂きとても心強かったです。同時に実際に J-PARCで作業する機会を与えてくれたり、HypSchoolなどを企画して頂き、多くのこと を学ぶことができました。

今井憲一教授には学部時代より原子核物理一般のことを教えて頂き、本研究においても 有益な助言を頂きました。様々な分野に対する豊富な知識には毎回感動させられ、一人前 の研究者になるにはもっと視野を広くしなければならないと気づかされました。今年度で 退官なさってしまうのが残念です。

川畑貴裕准教授はいつも明るく、研究室を楽しい雰囲気にして頂きました。修論の締切 りに追われ苦しいときに元気づけていただき大変励みになりました。ありがとうございま した。

村上哲也助教には、中間発表等で何度も有益な助言を頂きました。私が見落としていた 事項等をいつも的確に指摘して頂き、大変助かりました。

藤岡宏之助教は、日頃から気さくに解析やプログラミングのことでアドバイスを下さい ました。またタンデムで共に中性子実験に関われて楽しい思い出ができました。

JSPS 招聘研究員として来日なさっていた Simonetta Marcello トリノ大准教授には、VME の基礎やストレンジネス物理の基礎を教わりました。短い間でしたが、色々お世話になりました。Grazie mille!

常見俊直博士には、MAPCORE等で教育に関わる機会を与えて頂き、私自身も多くのことを学びました。ありがとうございました。

研究室の先輩である時安敦史さんには、シリコン検出器一般のことから DAQ のことま で色々と教えて頂きました。クリーンルームの中での作業を手伝って頂き本当に助かりま した。マルチに何でもできる時安さんの存在は非常に心強かったです。

中村克郎さんには、研究室の席が隣ということもあって度々プログラミングや解析手法 のことを教えてもらいました。また、ghost trackの呼び名は中村さんよりアイデアをい ただきました。ありがとうございました。来年から BNL でお世話になります。

大樂誠司さん、唐津謙一さんはいつもパワーに満ち溢れてて、会う度に元気をもらいました。ありがとうございました。

ウィーン高エネルギー研究所の Markus Friedl さん、Christian Irmler さんには、APV-DAQの操作や、SSD 基板回路の設計において何度もお世話になりました。いつも気さく に質問に答えてくれて大変感謝しています。Danke schön!

理化学研究所の馬場秀忠博士にはNBBQのことで多くのことを質問させていただきました。知識不足の私にも何度もメールで親切に質問に答えて下さり、大変助かりました。 ありがとうございました。 KEKの坪山透講師には、Belleのテスト実験に参加させて頂き、大変よい経験を得ることができました。また APV25-s1の取扱いや SSD の設計の際にも多くの有益な助言を頂き、大変助かりました。ありがとうございました。

KEK の海野義信准教授には、私の突然の訪問にも関わらず、ATLAS センサーの詳細や、シリコン検出器の基礎について懇切丁寧に教えて頂きました。無事センサー周辺の設計がうまくいき、SSD を動かすことができました。ありがとうございました。

京都大学大学院工学研究科の鉾井研究室の方々にはサーモカメラを貨して頂きました。 読み出しチップの発熱具合を study する上で貴重なデータを取ることができました。

核理研ビームテストの際にはソウル大学の Kim Mijung さん、Kim Sunji さん、

Yoon Choongjae さん、東北大の三輪浩司助教、本多良太郎君、真壁佳祐君、RCNPの 堀田智明助教、住浜水季博士に手伝って頂きました。皆様のおかげで無事に実験を進める ことができました。お忙しい中駆けつけて頂き、本当に助かりました。また東北大学電子 光理学研究センターの石川貴嗣助教、藤村寿子助教、山崎寛仁助教には実験の際に多くの サポートをして頂きました。また、加速器実験にまだ不慣れな私に多くのことを教えて頂 きました。ありがとうございました。

研究室の同期である足立智君、酒向正己君、佐田優太君、杉村仁志君には二年間の間に 色々と助けていただきました。君達が同期でよかったです。来年度からはあっちこっち離 ればなれになりますが、これからもよろしくお願いします。

研究室の後輩である市川裕大君、今城想平君にはビームテスト直前の準備を手伝っても らいました。準備が間に合うかどうか危ない状況でしたが君たちのおかげでどうにかなり ました。ありがとう。来年修論頑張って下さい。

最後に、今日まで私を支えてくれた家族、親戚、友人たちに最大限の感謝の気持ちをお くります。ありがとうございました。

本研究は、皆様のおかげで進めることができました。ここに改めて厚く謝意を表して、 謝辞といたします。

> 2010年2月 浅野秀光

参考文献

- [1] T. Nagae, et.al., J-PARC Proposal E05.
- [2] A. Sakaguchi, et.al., J-PARC Proposal E10.
- [3] K. Tanida, et.al., J-PARC Proposal E03.
- [4] M.Friedl et al., Occupancy reduction in silicon strip detectors with the APV25 chip ,Nucl.Instr. and Meth. A 569(2006),92
- [5] M. Friedl et al., A simple model of charge collection in silicon detectors, Nucl. Instr. and Meth. A 461 (2001), 92
- [6] C.Irmler, Upgrade Studies for the Belle Silicon Vertex Detector, diploma thesis, (Vienna University of Technology, 2008)
- [7] Y.Nakamura et al.Anomolous IV behavior of ATLAS SCT microstrip sensors ,Nucl. Instr. and Meth. A579 (2007),812
- [8] Y.Unno, ATLAS silicon microstrip Semiconductor Tracker (SCT), Nucl. Instr. and Meth. A 453 (2000),109
- [9] HEPHY, APVDAQ APV25 Readout System Reference Manual ,(Institute of High Energy Physics)
- [10] L.Jones, APV25-S1 User GuideVersion 2.2, (RAL Microelectronics Design Group 2001)
- [11] M.Raymond, et.al., The CMS Tracker APV25 0.25µm CMOS Readout Chip, Paper presented at the 6th workshop on electronics for LHC experiments, Krakow, Poland, September 2000
- [12] GeV-γ解析ノート 東北大学電子光理学研究センター
- [13] C. M. Buttar et al., Recent results from the ATLAS SCT irradiation programme ,Nucl.Instr. and Meth. A447(2000),126
- [14] W.R.Leo, Techniques for Nuclear and Particle Physics Experiments, (Springer-Verlag1987)
- [15] 上垣外暁,次世代ダブルハイパー核研究のための Double-sided Silicon Strip 検出器と emulsion システムの性能評価,修士論文、(京都大学 2007)

- [16] NBBQ ,Hidetada Baba, http://rarfaxp.riken.go.jp/ baba/acquisition/system/nbbq/index.html
- [17] T. Matsubara et al,. Radiation damage of MPPC by $\gamma\text{-ray}$ irradiation with Co 60 , PD07 PoS(2007) 032